본문 바로가기

FPGA/개발

JESD204B: Transport Layer

Rivision history:

220928 최초 작성

 

 


Transport Layer Overview

- ADC 데이터를 JESD204B의 데이터 단위인 octect, frame, mutiframe단위로 매핑

- (경험상 사용빈도가 낮음) ADC데이터에 필요하다면 control bits를 추가할 수 있음

- JESD204B의 파라미터에 따라 ADC 데이터를 다양하게 송수신 가능

- 주요 파라미터

L # of lanes per converter device

M # of converters per device

F # of octets per frame (per lane)

S # of samples per converter per frame clock cycle

CS # of control bits per conversion sample

 

Transport Layer (ex. ADS42JB49)

 

 

1. LMFS 2221

- L=2 임으로 2개의 lane에 데이터를 보냅니다.

- M=2 임으로 ADC Core가 2개 있습니다. (AFE 칩경우 I, Q symbol 이 있으면 M=2라고 간주합니다.)

- F=2 임으로 2 octect으로 데이터가 매핑됩니다. N' (resolution)이 14임으로  2 octect에 데이터를 매핑하기 위해 2 비트의 tails bits를 추가합니다.

- S=1 임으로 한 클럭의 데이터에 대해 1번의 샘플링을 진행합니다.

 

2. LMFS 4211

- L=4 임으로 4개의 lane에 데이터를 보냅니다.

- M=2 임으로 ADC Core가 2개 있습니다. (AFE 칩경우 I, Q symbol 이 있으면 M=2라고 간주합니다.)

- F=1 임으로 1 octect으로 데이터가 매핑됩니다. N' (resolution)이 14임으로  1 octect에 데이터를 매핑하기 위해 2 비트의 tails bits를 추가합니다.

- S=1 임으로 한 클럭의 데이터에 대해 1번의 샘플링을 진행합니다.

 

 

Scrambling
- 데이터를 랜덤화하게 변경하는 방법

- EMI를 발생시키는 spectral peack를 줄일 수 있음

- EMI로 인해 발생하는 인터페이스 문제를 줄일 수 있음 (고속통신에서 약간의 신호의 변형이 큰 문제로 확대될 수 있음)

- Scrambling시  1 + x14 + x15 polynomial 사용

 

'FPGA > 개발' 카테고리의 다른 글

JESD204B: DL (Deterministic Latency)  (0) 2022.08.26
JESD204B: Data Link Layer  (0) 2022.08.26
JESD204B: Clock  (0) 2022.08.23
JESD204B: 장단점  (0) 2022.08.23
Timing Analysis  (0) 2022.07.19