본문 바로가기

FPGA/개발

JESD204B: Data Link Layer

Revision history:

220928 최초 작성


참조:

https://www.ti.com/lit/ml/slap161/slap161.pdf

https://www.analog.com/en/technical-articles/grasp-the-critical-issues-for-a-functioning-jesd204b-interface.html

 

Grasp the Critical Issues for a Functioning JESD204B Interface | Analog Devices

By clicking “Accept All”, you agree to the storing of cookies on your device to enhance site navigation, analyze site usage, and assist in our marketing efforts. Visitors have the right to withdraw their consent. For additional information you may view

www.analog.com

https://www.wikiwand.com/en/8b/10b_encoding

 

8b/10b encoding | Wikiwand

In telecommunications, 8b/10b is a line code that maps 8-bit words to 10-bit symbols to achieve DC balance and bounded disparity, and at the same time provide enough state changes to allow reasonable clock recovery. This means that the difference between t

www.wikiwand.com

https://www.ti.com/lit/ml/slap160/slap160.pdf

 

 

주요 기능

1. 8b/10b Encoding

2. 링크 형성

3. 제어 문자를 이용한 링크 모니터링

 

상세 설명

1. 8b/10b Encoding

- 8 bits "octet"을 10 bits로 인코딩

- running disparity (RD) 규칙에 따라 8b → 10b 매핑이 이루어짐

- DC-free 특징을 갖기때문에 CDR (Clock and Data Recovery)가 JESD204B RX측에서 이루어질 수 있음

 

2. 링크 형성

CGS, Initial Frame Synchronization, Initial Lane Synchronization 단계

  1. 단계
    1. CSG (Code Group Syncronization)

 

- Link 형성의 제일 첫번째 단계

- (1) Lane Synchronization을 위한 단계를 시작하기 위해서 RX측에서 SYNC~ 신호를 0으로 만듦

- (2) TX측에서 K28.5 (BC) Symbol을 송신

- (3) 최소 4개의 연속된  K28.5를 RX측이 에러 없이 수신하면 SYNC~ 신호를 1로 변경 

- (4) SYNC~ 신호가 1로 변경된 이후 Frame을 정렬하고 ILA (Initial Lane Alignment) 단계로 넘어감

* JESD204B의 RX가 여러개인 경우 각각의 SYNC~신호를 and처리하여 1개로 묶어야 함

/K28.5/ characters and how it propagates through the JESD204B Tx signal path.

- /K28.5/ 문자는 TX측에서 위와 같은 값을 갖음

- 8b/10b 인코딩의 특성인 RD (Running disparity) 규칙에 따라 나타남 

   - RD sum= (0의 개수) - (1의 개수)

- 현재 BC의 RD값은 전에 전송된 RD값에 따라 결정됨

Rules for running disparity

2. Initial Frame Synchronization

- RX측에서 K28.5 Synbol이 아닌 경계에 Frame을 정렬함

 

3. ILA (Initial Lane Alignment):  + Initial Lane Synchronization

- 4개의 Multiframe으로 이루어진 단계이고 위 그림과 같음

- JESD204B의 k 파라메터에 따라 Frame의 개수는 달라짐

- JESD204B의 설정이 Scrambled로 되어있어도 ILA단계에서는 Srcambling 되지 않음

- JESD204B의 다양한 Link parameter가 TX, RX 모두 동일하게 설정되어있는지 RX측에서 확인 진행

- 2번째 K frame의 JESD204 Link configuration data는 다음과 같음

 

Table 1. Table of CONFIG (Fourteen JESD204B Configuration Parameters Octets) in ILAS Multiframe 2

Octet No. Bit 7 (MSB) Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 (LSB)
0 DID[7:0]
1 ADJCNT[3:0] BID[3:0]
2   ADJDIR PHADJ LID[4:0]
3 SCR L[4:0]
4 F[7:0]
5   K[4:0]
6 M[7:0]
7 CS[1:0] N[4:0]
8 SUBCLASS[2:0] N[4:0]
9 JESDV[2:0] S[4:0]
10 HD CF[4:0]
11 RESERVED 1
12 RESERVED 2
13 FCHK[7:0]

 

'FPGA > 개발' 카테고리의 다른 글

다수의 Clock domain을 사용하지 않는 방법  (0) 2022.09.28
JESD204B: DL (Deterministic Latency)  (0) 2022.08.26
JESD204B: Transport Layer  (0) 2022.08.23
JESD204B: Clock  (0) 2022.08.23
JESD204B: 장단점  (0) 2022.08.23