FPGA/용어 (2) 썸네일형 리스트형 Clock Skew Revision history: 220928 최초 작성 참조: Adapted from J. Rabaey, A. Chandrakasan, B. Nikolic, “Digital Integrated Circuits: A Design Perspective” Copyright 2003 Prentice Hall/Pearson. https://web.mit.edu/6.111/www/f2017/handouts/L04.pdf Skew의 정의는 위 그림과 같은 회로가 있을때 clk1의 rising edge 시간과 clk2의 rising edge시간을 뺀것으로 정의된다. CLK소스까지의 위치와 R1, R2, R3의 위치에 따라 Negative skew또는 Positive skew가 발생할 수 있다. 위 그림에서 CLK가 R.. [용어] Contamination delay, Propagation delay Revision: 220928 최초 작성 참조: https://www.sciencedirect.com/topics/computer-science/contamination-delay Contamination Delay - an overview | ScienceDirect Topics Together, the above four properties warrant deterministic behavior of circuits independently from low-level details.10 Synchronous designs do not rely on delay tuning in any way. What matters for functional correctness are the data operatio.. 이전 1 다음
