Timing Analysis

***오타 및 오류가 있을 수 있음***

 

 

분석 대상 선정

Schematic

Timing Summary

 

Path 1에 대한 분석

 

Path 1을 더블클릭하면 Path 1에 대한 상세 설명이 나타난다. 크게 다음과 같이 3가지로 나누어지고 각각에 대해 무엇을 의미하는지 분석해보자

1. Destination Clock Path

2. Source Clock Path

3. Data Path

 

1. Destination Clock Path

Timing summary

Destination Clock Path Schematic

Destination Clock Path는 FDCE까지의 clock delay를의미한다 (글이 어려우니 사진 참조). net과 logic를 거치면서 clock이 시간지연을 가지게 되며 FDCE에 입력되는 clock의 지연시간은 14.106 ns가 된다. 

 

 

2. Source Clock Path

Timing summary

Destination Clock Path Schematic

Source Clock Path는 데이터를 생성하는 FDCE까지의 clock delay를의미한다 (글이 어려우니 사진 참조). net과 logic를 거치면서 clock이 시간지연을 가지게 되며 FDCE에 입력되는 clock의 지연시간은 4.238 ns가 된다. 

 

 

3. Data Path

Timing summary

Destination Clock Path Schematic

Destination Clock Path는 FDCE까지의 data delay를의미한다 (글이 어려우니 사진 참조). net과 logic를 거치면서 clock이 시간지연을 가지게 되며 FDCE에 입력되는 data의 지연시간은 6.058 ns가 된다. 

 

---

위의 Vivado Report를 간단하게 표현하면 다음과 같다. 

 

위 그림의 Timing Diagram으로 나타내면 해석이 쉬워진다. 

Timing Diagram

 

위 Timing Diagram을 참조하여 최종적으로 Vivado Timing Report의 Summary부분과 비교하며 무엇을 의미했는지 확인해보자

 

Vivado Timing Report Summary

Slack 계산식

Requried Time: Clock의 rising edge 시간

Arrival Time: Data의 입력 시간

FDCE 2번 Timing Diagram을 보면 Data가 clock에 비해 8.048 ns 이전에 입력이 되었다. 

Skew 계산식

DCD: 4.119 ns

SCD: 4.238 ns

CPR: 0.001 ns

Skew 계산식에 따라 계산을 해보면 4.119 ns - 4.238 ns + 0.001 ns = -0.118 ns 가 된다. Vivado Timing Report Summary의 Clock skew (-0.117)과 결과값이 약간 다르다.