IO Std.2 Output termination 방법 https://www.renesas.com/us/en/document/apn/953-quick-guide-output-terminations 2022. 2. 21. LVPECL과 LVDS의 차이 Table LVPECL vs. LVDS 특성 LVDS LVPECL Swing voltage 800 mV 350 mV Clock* 상대적으로 낮음 상대적으로 큼 Power dissipation 상대적으로 낮음 상대적으로 큼 Termination 간단 복잡 Slew rate** 상대적으로 나쁨 상대적으로 좋음 Jitter 상대적으로 큼 상대적으로 작음 * AD9510/11/12 기준 LVPECL은 1.2 GHz LVDS는 800 MHz 지원 ** 출력전압이 규정한 단위 시간당 변화 가능한 비율이며 Turn-on 또는 Turn-off가 낮은 쪽을 기준으로 규정 참조: https://www.analog.com/en/education/education-library/product-faqs/adf4002.html .. 2022. 2. 21. 이전 1 다음