Table LVPECL vs. LVDS 특성
| LVDS | LVPECL | |
| Swing voltage | 800 mV | 350 mV |
| Clock* | 상대적으로 낮음 | 상대적으로 큼 |
| Power dissipation | 상대적으로 낮음 | 상대적으로 큼 |
| Termination | 간단 | 복잡 |
| Slew rate** | 상대적으로 나쁨 | 상대적으로 좋음 |
| Jitter | 상대적으로 큼 | 상대적으로 작음 |
* AD9510/11/12 기준 LVPECL은 1.2 GHz LVDS는 800 MHz 지원
** 출력전압이 규정한 단위 시간당 변화 가능한 비율이며 Turn-on 또는 Turn-off가 낮은 쪽을 기준으로 규정
참조:
https://www.analog.com/en/education/education-library/product-faqs/adf4002.html
| Analog Devices
4. On Search Results page use Filters found in the left hand column to refine your search
www.analog.com
'FPGA > IO Std.' 카테고리의 다른 글
| [IO 입출력 전압 허용 범위] 데이터시트 Vol, VoH, VDD, VOL, VIL, VIH, VOH, VDD의미 (0) | 2022.09.23 |
|---|---|
| [LVCMOS33] 핀 최대, 최소 입력 전압 (0) | 2022.03.11 |
| Output termination 방법 (0) | 2022.02.21 |
