[Verilog simulation] while문 사용 Poll 예제

    $display("Wait for TX to complete reset");
    // Poll register until reset has cleared
    register_val = 32'h00000001;
    while ( register_val[0] !== 1'b0 )
    begin
      #1000    //wait for a time then read
      axi_read(TX_ADDR + RESET_REG ,register_val);
    end