FPGA/개발

Vitis 사용법

lunar7604 2022. 2. 22. 15:50

 

1. Block Diagram → Add IP MicroBlaze 선택

 

2. 다음과 같이 옵션 선택 후 OK

 

3. Uart통신으로 Hello world출력을 위한 Uartlite IP 추가

- Block Diagram → Add IP  AXI Uartlite 선택

- AXI Uart16550과 AXI Uartlite 차이: https://support.xilinx.com/s/question/0D52E00006hpgHxSAI/uartlite-vs-uart-16550?language=en_US

 

4. IPI → Run Connection Automation  다음 그림에서 S_AXI, UART 모두 선택

 

5. microblaze_0_xlconcat Number of Ports 1로 변경 OK

 

6. 최종 Block Diagram

 

------------- Vitis 사용법 -------------

1. Vivado 에서 File → Export → Export Hardware 선택

 

2. Next

3. Include bitstream 후 Next

4.  XSA 파일 저장 위치 선택 후 Next

5. Finish 선택

 

6. Tools → Launch Vitis IDE 선택

*주의사항: 실행하기 앞서 Vivado 설치 시 Vitis를 함께 설치했어야 실행이 됨

 

7. Create Platform Project 선택

 

8. Platform 프로젝트 이름 기입 후 Next

 

9. Create a new platform from hardware (XSA)탭에서 Browse 선택 후 Vivado에서 export했던(4.) .xsa파일 선택

 

10. Finish

11. Vitis File → New → Applicaton Project

 

12. Next

 

13. (8.)단계에서 만들었던 Platform project 선택

 

14. Application project이름 기입 후 Next

15.

 

15. Next

 

16. Empty Application → Next

 

17. Bulid Project

 

18. Run As → 1. Launch Hardware