[IO 입출력 전압 허용 범위] 데이터시트 Vol, VoH, VDD, VOL, VIL, VIH, VOH, VDD의미

Revision

220923: 최초 작성

 

---

참조:

https://web.mit.edu/6.111/www/f2017/handouts/L01.pdfhttps://toshiba.semicon-storage.com/ap-en/semiconductor/knowledge/e-learning/cmos-logic-basics/chap4/chap4-2-1.htmlhttps://www.egr.msu.edu/classes/ece410/mason/files/Ch7.pdf

Reading datasheets: Input voltages (V(IH) and V(IL)) | Toshiba Electronic Devices & Storage Corporation | Asia-English

 

전체적인 Vol, Voh, Vdd, Vil, Vih 그림

 

인식 범위

Digital input: VIN < VIL일 때 Logic 0

Digital input: VIN > VIH일 때 Logic 1

Digital output: Logic 0일 때 VOUT < VOL

Digital output: Logic 1일 때 VOUT > VOH

Noise margins: VIL − VOL, VOH − VIH

: 이상적인 신호가 아닌 VOL로 출력된 신호는 Noise를 포함한다. 신호에 Noise가 존재해도 Logic (0 인지 1인지)을 인식해야하기때문에 Noise Margin을 넣어 Noise Margin내로 입력된 신호들을 0과 1로 판단할 수 있게 한다. 

 

 

데이터시트 예시)

Xilinx FPGA Kintex Ultrascale

문서: Kintex UltraScale FPGAs Data Sheet_DC and AC Switching Characteristics (ds892)

 

 

---

Voh일때 COMS 동작

VOH: Output High Voltage

- 최대 출력 전압

- CMOS소자의 Vin = 0v일때의 동작

- pMOS는 ON상태, nMOS는 OFF사태

- Voh = VDD

 

 

Vol일때 COMS 동작

VOL: Output Low Voltage

- 최소 출력 전압

- CMOS소자의 Vin = VDD일때의 동작

- pMOS는 OFF상태, nMOS는 ON상태

- Vol = 0V

 

VL: Logic swing

- 출력 신호의 최대 스윙

- Vl = Voh - Vol

- Vl = VDD

 

 

VIL = Input Low Voltage

- Vin < VIL 이면 Logic이 0인 상태

- 위 그림에서 a점이 VIL지점이고 기울기가 -1인 지점

 

VIH = Input High Voltage

- Vin > VIH 이면 Logic이 1인 상태

- 위 그림에서 b점이 VIH지점이고 기울기가 -1인 지점

 

VNM = Voltage Noise Margins

- 신호 간섭에 대해 얼마나 안정적인지 측정하는 지표

- VNMH = VOH - VIH = VDD - VIH

- VNML = VIL - VOL

- VNMH와 VNML을 크게하여 노이즈에대한 면적을 크게할 수 있음